アナログデバイスの ADF4350-8 を使った 250MHz PLL の回路図です。
全体の電圧は 3.3Vで動作していますが、VCOの位相ノイズを減少させるため、5Vから 3.2Vに下げるリップルフィルターを使っています。出力は広帯域を考慮して50Ωの抵抗負荷としています。出力に簡単なローパスフィルタを追加し、スプリアスを低減しています。プリント基板の配置に近くなるような配線図の書き方をしていますので、ラインの引き回しに注意してパターン設計します。特にアナロググランド(AGND)とAVDD関連は最短で繋がるように太いパターンで設計します。基準周波数の10MHzも高周波信号ですので、マイクロストリップラインの考え方でインピーダンスを合わせないと反射が出たりして出力側にもスプリアス・異常発振の原因になります。