タイマー IC 555 のはなし
タイマー 555 というと、古くからある代表的なアナログICで、CRで比較的安定な発振を行うものです。
ボリュームで周波数を可変したり、トリガパルスで単発のパルスを生成したり、電圧でパルス幅を変化させてPWMしたりと多種多様の応用例があります。
今回のはなしは低消費電力版 CMOS 構成の ICM7555 という ICで、一定周期のトリガパルスに対してワンショットのパルスを出力して、センサ端の静電容量に応じてパルス幅が変わるのを利用した 静電容量→ PWM → アナログ電圧 と変える働きの重要な部分を担っています。
DIP 版の ICM7555 を SMD 版に変更する設計で、今回おかしなことが起こった。
同じメーカーの同じ機種で、 DIP-8 版と SOP-8 の違いなので、問題なく動くかと思っていたら、「出力が出ない」と不具合解析が回ってきた。 波形を見ると、下図で(紫)Threshold ... C電圧 , (青)Output ,(黄) Trigger
DIP版では正常に出ている。(下図)
実は今回の回路はちょっと変わっていて、トリガパルスから 2.2kΩと 270PF の遅延で TRIGGER 入力に入っており、さらにトリガパルスは直接 RESET入力にも繋がっている。正常に動いている波形では、RESET はLow アクティブなので High になった時点から出力されるのはその通りで、紫のC電圧が上昇して出力がSTOPされる。試しに正常に動いているDIP版が ICソケット付きなので、SOP-8 版を変換基板で載せ替えてやってみても動かなくなってしまう。
ICのデーターシートと睨めっこしていると、ヒントとなる回路図があった。
CMOS構成の内部回路だが、ここで、 TRIGGER と RESET 端子が Lowアクティブなのだが、RESET はインバーターを通じて N-CH MOSに繋がっているのに対して、TERIGGER は直接 P-CH MOSに繋がり、P-CHソースは 1/3 V+に繋がっており、両者のドレインは次段の N-CH MOSのゲートに繋がっている。つまり、 RESET をアクティブ (Low)にして、TRIGGERを LOWにするとこの2つの MOSFETがぶつかってしまい、誤動作を起こすことが予想される。
本来なら RESET 中は何があっても出力 LOW で構わないので、最初の出力が出ない状態が正しいと思われるが、DIP版のセットが正常に動いているのはなぜか?それはどうやら、 TRIGGER 端子に繋がれた 2.2kΩ と 270PFの遅延回路にありそうだ。
と考えて、正常に動いているDIP版の 2.2kΩをピンセットでショートしてみた。
すると、出力が出ない はじめの波形になった。
それではと、SOP 版の 270PF に 100PFを追加してみると、今度は正常な波形になった。
つまり、この TRIGGERへの遅延回路で「トリガーを掛けながら、リセット中は待機させる」ことが実現されていたようだ。
(それなら RESET は電源 ONだけで動かせばいいんじゃない?」と思ったが、なにかあったのだろう?
DIP 版と SOP 版では内部チップの大きさや世代が違うのでしょうか?
ちなみに、他社製品の SOP版 NE555 , TLC555CDR では、そのまま動いたのになー

















