YAESU FT101Z 周波数カウンター入力部回路図追加

YAESU FT101Z の周波数カウンターの入力部分の回路を SCHEMATICS に追加しました。

増幅段に ECLを使っていますので、ECLの実践的な使い方を見るのに良い回路だと思い記載しました。

FETである程度増幅して ECL(MC10116)の入力感度レベルの 150mV 以上を確保します。

ECLの入力はバイアスを加えることが必要で、差動の２つの入力とも IC内部の VBB という端子から 2.2KΩでバイアスをもらっています。

出力段は必ず終端抵抗が必要で、ここでは 510Ωですべての出力端子を終端しています。ICのもっている３段を有効に使い、最終段でPNPトランジスターを駆動しています。この最終段では220Ωで正帰還をかけて High/Lowの変化途中のノイズを減らしている効果を得ています。

　最終段の1KΩと0.01µFに繋がるダイオードの働きが不明ですが、ECLの出力からのダイオードの向きを見ると、トランジスターが ONするにはこの1kΩでベースをGND側に電流を流すのですが、トランジスタのコレクタから High Level 出力されるとここの電位が上がります。OFFの時はベース側のダイオードのよってもチャージされますがダイオード２個分電圧が下がりますので、次の ONする動作には悪影響はありません。

想像すると、トランジスタのベース電位をある程度確保して ON/OFFする際のベース内電荷移動量をへらしてスピードアップさせているのではないでしょうか？