« ICパッケージのはなし | トップページ | APDの動作のはなし »

2012年12月20日 (木)

PLL の C/N 特性のはなし

PLL の C/N 特性とはC_n_vco

PLLで色々トラブルはありますが、ようやく希望の周波数にピタッとロックしたのを確認してさてスペアナでC/N 波形をみてみると、大変なことになっていた...なんてこともあります。
ロックさせるために、とりあえずフィルターの時定数を減らしたり、チャージポンプの電流を増やしていたりしてループのフィルタ効果が全然効いてないなんてことがあります。
ハード的には
理想的には水晶発振器のC/Nまで持って行ければ良いのですが、右図一番上のように、水晶発振器は発振のQが高く、スペアナでのC/N波形では鋭いピーク波形をしています。電源や発振回路による雑音によって周波数がぶれることが無いので、大変シャープな特性をしています。
VCOはノイズだらけ
VCOは周波数を可変出来ることから、宿命的に周波数変動へのノイズの影響を受けます。まずは電源からのノイズで可変周波数素子であるバリキャップが変動してC/N比を悪くします。商用交流周波数の 50Hz や 60Hzあたりは誘導でも振られますので、ケースをしっかりシールドしたり、GNDを分離したりして影響を少なくします。
また、直流電源もリップルフィルターなどを使って、残留雑音を少なくします。また発振回路も例えばバリキャップを向かい合わせに直列に使ったりして発振レベル変動による周波数変動を少なくするなどの工夫もしています。
 このような努力をしてもやはり単体の VCO では右図上から2番目のようにノイズが中央から富士山の裾野のようにもりあがってしまいます。
ループフィルターの仕事
ここにPLLでロックするだけで無く、ループフィルターを挿入することでこのC/Nの盛り上がった部分を少なくすることが出来ます。
PLLの働きによって DC領域はぶれが少なくなりますが、その制御するオペアンプや電源などの自己ノイズを上手にカットするように周波数特性やゲインを選ぶことによって、上から3番目の図のように山の頂上付近をカットしてなだらかなC/N特性にすることが出来ます。
逆に特性の設定を間違えると中央付近は下がるものの、その両側に盛り上がりが出てしまったりします。これは主としてフィルターの周波数特性が高域まで伸びていないのが原因で、むやみにループにコンデンサーを入れて一見C/Nが良くなったように見えても、実は近傍ではかえってノイズが出てしまうなんてことが良くあります。
ソフト的には
チャージポンプの設定や、ループフィルターの設計などツールを提供しているメーカーもあります。
PLLは奥が深いですが、応用が広く重要な技術ですので、是非習得しましょう。
-------------------------参考文献 -------------------------------------

|

« ICパッケージのはなし | トップページ | APDの動作のはなし »

コメント

いつも記事を拝見させてもらっています.大変勉強になります.
質問があり,コメントさせていただきました.

http://sva.ti.com/assets/jp/boards/Deansbook3_J.pdf

の183ページにあるような,
バイポーラトランジスタによるアクティブループフィルタというのは,
一般的にもよく使われているものなのでしょうか?

「コストとノイズを減らせる」とあるのですが,
自分はこのような回路を他の文献で見たことがなく,
設計方法(素子値の求め方など)もよくわかりません.

もし何かご存知でしたら,ご教授いただければと思います.
これからも更新頑張ってください.

投稿: HA | 2013年1月 7日 (月) 11時46分

HAさん こんにちは
新春初のコメントですので、まだちょっとぼけているかもしれませんが、よろしく。
このループフィルターは、高ゲインのオペアンプのノイズをきらってトランジスタを使ったものです。以下のリンクの KENWOOD のアマチュア無線機に使った回路がよく似ています。
http://sudoteck.way-nifty.com/blog/2012/03/pll-5dee.html
この回路はダーリントントランジスタと普通のトランジスタの2段を繋げて大きな電流増幅率をねらっていますが、結局トランジスタ1段分の動作と同じです。ですからオペアンプでいえば反転増幅回路と同じように考えてくれて結構です。
1) このとき重要なのがコレクタに繋がっている Rppで、これが出力インピーダンスを決めますので十分なコレクタ電流が流れるように電源電圧によって決めています。
この抵抗が大きすぎると電流が流れたときに電圧がドロップしてしまい、出力のC3を十分充電できなくなります。PDFの説明では 30Vで 5.6Kなので5.3mA 上記回路図では 9V で1.5kなので6mA とこれぐらいの電流は必要でしょう。
2) R3とC3は出力側の LPFの時定数として計算。リファレンス周波数を減衰させるのはもちろんですが、高域のノイズを減らす役割です。
3) C1,C2,R2 はオペアンプのフィードバックと同じようにラグリードフィルタとなっています。PDF中の説明では20kがゲインを決めるとなっていますが、負帰還中の抵抗なので値が大きくなるとフィードバックが減って,ゲインが大きくなります。
同様にC1もフィードバックに関わりますが、主に低域のカットオフになりますのでいちばん低い周波数ポイントになります。
C2は比較的高い周波数で有効にするため小さな値ですが、ある一定以上の周波数で並列接続の R2より小さくなっていきますので、高域のゲインを抑える働きをします。
どちらかというとトランジスタ回路は、使うトランジスタのhfeのバラツキなどでカットアンドトライが求められますが、SIMetrix などのシミュレーターなどである程度チェックするのも良いでしょう。
http://sudoteck.way-nifty.com/blog/2011/09/post-66d7.html

投稿: SUDOTECK | 2013年1月 7日 (月) 14時20分

非常に丁寧な解説ありがとうございます.

解説を読んで一つ疑問に思ったのは,
ダーリントン接続のところは,場合によっては
ダーリントン接続でなくとも動作可能ということでしょうか?

KENWOODの例を見る限りでは,使用するTrは,fTが高くなくても良さそうですね.
(それとも,応答を早くしたい時はfTも関係する???)
hFEが大きくLowノイズであることが重要,といった感じでしょうか?

たしかに,シミュレーションの力を借りたほうが,
簡単に解析できそうな気がします.
良いヒントになります.ありがとうございました.

投稿: HA | 2013年1月 8日 (火) 22時32分

コメントを書く



(ウェブ上には掲載しません)




トラックバック


この記事へのトラックバック一覧です: PLL の C/N 特性のはなし:

« ICパッケージのはなし | トップページ | APDの動作のはなし »