« ノンポリのはなし | トップページ | PLL の C/N 特性のはなし »

2012年12月12日 (水)

ICパッケージのはなし

ICパッケージとはNs

ICのパッケージについては、昔は DIP が標準で 2.54mm ピッチで幅が、7.62mmか 10.16mm かなんて違いを気にするだけで良かったのですが、最近の表面実装パッケージでは小型化によってハーフピッチの 1.25mmピッチはともかく、その半分の 0.65mm ピッチまであるのでICの型番は末尾まで気にしないといけない時代になりました。昔はそのままか A がつくのは DIP パッケージ、 F がつけばフラットパッケージぐらいで楽でしたが、最近はその僅かな末尾の差で実装できなかったりします。
日本はほぼ規格化されている?
かどうかわかりませんが、 Renasas などは 1.27mm ピッチを SOP と呼んで、この半分のピッチは TSSOP と呼んでいます。

Dw

このあたりは国際的にも同じようです。
SOP は Texas Instruments では NS パッケージがあり、本体の幅が約 5.3mm で端子の端まで 7.8mm という大きさです。
昔の ゲートIC のSOP ICパッケージはほとんどこの大きさだったのですが、海外製には例外があります。
それは TI では DW  パッケージと呼んでいますが、ピッチ 1.27mm は同じなのですが、本体幅が 7.5mmと広く、端子端まで 10mm もあります。かつて海外から ICを SOP サイズといって買ったらこの サイズが入荷し、試作だったので足を根元から縦に曲げて手半田でつけた悲しい思い出があります。
さらに 0.65mmピッチでも

Tssop

混戦しています。
右の図は TSSOP というパッケージで、ピッチは 0.65mm 本体サイズは 4.4mm 端子の端まで 6.4mm と結構標準的なサイズです。
 しかしながら、これと対抗するのは アナログデバイスのパッケージで、 RM-8 と呼ばれるパッケージです。
 なぜ困るかというと、このサイズは Hittite や Linear などRFで使っているアンプスイッチのMS8というサイズも同じ大きさなので、どうもこちらのほうがアナログ屋さんにとっては、普通のサイズのような気がしてしまうからです。
Rm8
右の図が RM-8 パッケージですが、本体の幅は 3mm と小さく、端子の端までは 4.9mm と上記 TSSOP よりも1.5mm も短いのが難点です。
ピッチは合っているのに足が届かないで、パターンランドがちょっと大きければぎりぎり半田付けができたりします。
この大きさは、デジタルICでは MSOP と呼ばれ、(マイクロのMかな?)使っていますし、さらにはDBパッケージと呼ぶ、同じ 0.65mmピッチでありながら、 本体サイズ 5.3mm 端子端まで 7.8mm と TSSOPにくらべ、1.4mmも大きいパッケージなのです。幸いこれは 20Pin以上のパッケージになるようですが、これだけ多くの種類を抱えていると、例えば秋月電子で売っているアナログデバイスの AD8616 についてそのパッケージ別の品番定義を見てみると、
いちばん小さい1個入りは AD8615AUJZ
2個入りのRM8サイズは    AD8616ARM
2個入りのR-8サイズは     AD8616AR
となっています。ここに ROHS 対応だと末尾に Z がつくなど、リール品は -REELがつくなど気が抜けませんね。
ソフト的には
かつてこの端子幅問題をクリアするために、パッド長を長めにした部品定義を行って量産に対応したりしましたが、半田量が増えて裏側でショートしやすいとか、結構大変でした。同じサイズのコンパチ品を確かめてから設計しないと、何かと後で迷惑かけそうですね。

|

« ノンポリのはなし | トップページ | PLL の C/N 特性のはなし »

ノウハウ」カテゴリの記事

コメント

コメントを書く



(ウェブ上には掲載しません)




トラックバック


この記事へのトラックバック一覧です: ICパッケージのはなし:

« ノンポリのはなし | トップページ | PLL の C/N 特性のはなし »