PLLのスピードアップのはなし

PLLのスピードアップとは
　PLLの重要な性能はまずノイズ性能ですが、基準周波数漏れのスプリアスやロックの安定性も重視されています。例えば、多くのチャンネルをサーチしたりするためチャンネルを素早く変える必要のある分野では、ロックのスピードが重要になっています。
ハード的には

　ロックのスピードは、通常比較周波数となるチャンネルステップが小さいと近傍の比較周波数のスプリアスが近くなるので、VCOをドライブするループフィルターの時定数が大きくなると共にロックするまでの反応速度も遅くなってしまいます。
　そこで、右図のように出力のCRフィルタを構成する抵抗に、両極性に繋げたダイオードと小さな抵抗値をシリーズにした回路を並列に加えます。この回路は変更しようとするオペアンプ側のVc とフィルタチャージ側のコンデンサ電圧 Vt との差がダイオードの順方向電圧 Vf よりも小さいときはこの 47kΩの時定数で動作し、十分なフィルタの効果を得ていますが、いったんチャンネルが大きく変わるときなどに Vcと Vtとの差が ダイオードの順電圧 Vf を超えるとダイオードがONとなり、これにつながった 100Ωと 47kΩが並列になった時定数となり、短い時間でコンデンサーをチャージすることが出来ます。(図の赤い線がダイオード効果）
ダイオードが両方はいっているのは高くなったとき、低くなったときに対応するためです。
ソフト的には
　以前 多バンドの周波数をサーチ受信する「スキャナーラジオ」の開発をした際、このPLLのロックスピードに悩まされました。時定数を早くすればロックが早くなりそうですが、逆にリンギング現象が起こり、なかなか希望周波数に安定しないで、受信判断が出来ないことが多くありました。かえって少し遅いくらいの方が受信するには適していましたが、周波数が大きく離れた場合にどうしても遅くなってしまうので、この回路が大変需要でした。当時はショットキーバリアダイオードが無かったので、ゲルマニウムダイオードで動作させていました。
　この頃、「周波数によってロック電圧がだいたい判っているのだから、D/A変換であらかじめ電圧を切り替えて出力してやれば早くなるのでは？」と考えていたのですが、当時は D/A もメモリも高かったので実現には遠かったですね。
　現在は PLL ICにはチャージポンプへの供給電流を設定変更できるものがあります。「周波数切り替え時は電流を増やして充電速度を上げておき、ロックしたら電流を減らしてノイズを下げる」なんてテクニックが使えますが、今はあまりハイスピード切り替えの要求が無いのでこの機能はあまり使っていませんね。