SDOTECK HOME

  • ご参考になりましたか?
    SDOTECKブログでは、みなさんからのフィードバックをお待ちしています。 説明が解らなかったり、もっと詳しく解説してほしいポイント・テーマがありましたら、お気軽にsudoteck@gmail.com までメールくださるか、記事にコメントして下さい。
  • -

RF PowerAMP なら

  • RF AMP DESIGN

HEX calc pro 1.00

  • HEX calc pro ver1.00
    エンジニア向けの16進と浮動小数点を混在して入力出来る計算機 。 Version 1.00 高機能な 16進電卓や科学計算電卓はありますが、いちいちモードを切り替えなければならず、最大の問題は16進数と小数点値を同時に使用出来ないことです。
    詳しい説明はここ
    iTunes ではここまで

ATT calc

  • ATT calc ver2.00
    iPhone 用 RF アッテネーター計算ソフトです。  RF開発エンジニアに必要な、 dBm - W 換算機能をはじめ、π型やT型の ATTを 設計する上で、必要な dB値から抵抗値を算出する機能と、 E24系列の抵抗値を 使用したときの減衰量(dB)と整合インピーダンス(Ω) が表示されますので、どの 抵抗値の組み合わせがよいか検討できます。  また、正確な値を必要とする場合に2個のE24系列抵抗を並列接続して理想の値を 求める計算機能も持っています。  操作はピッカーホイールを回すだけですので、実験中でも片手で簡単に操作 できます。

FIL Calc

  •  LPF 計算機
    RFエンジニア向けフィルター計算ソフト LPFやHPFの設計をするときに、いちいちパソコンを起動してフィルタを設計、結果をプリントアウトして、実験室に行ってネットワークアナライザで測定・実験、ちょっと修正したい時にまたパソコンの所にもどって、再計算...というのが結構面倒で、手軽にiPhone で計算できるといいいなと思って作りました。

iPhone APP

  • ATT calc ver2.00
    SDOTECK が開発した iPhone APP の紹介です。 NEWS---SWRproリリース

Amazon

  • AMAZON Books

RAKUTEN

  • RAKUTEN

mujic.jp

  • music.jp
    music.jp

サイト内検索には?

  • -------------------------------
    ◆下の検索機能でこのブログのすべての関連項目を検索出来ます。是非使ってみて下さい。
サイト内検索
ココログ最強検索 by 暴想

SCHEMATICS

BOSE

  • BOSE
    クワイアットコンフォート20
無料ブログはココログ

Google

  • Google

« ハイサイドスイッチのはなし | トップページ | RESET 回路のはなし »

2011年4月27日 (水)

PowerMOS-FETのゲート電圧のはなし

PowerMOS-FETのゲート電圧とはHighside
Power MOS-FETはバイポーラトランジスタに比べてスイッチング速後が早く、ON抵抗も低いので大電力のスイッチングによく使われていますが、RFパルスアンプなどの高効率化にドレイン電圧をスイッチする用途などに使った場合に、思ったよりスイッチング速度が出なかったり、出力波形がなまっていたりします。
ハード的には
 図はハイサイドスイッチの項で書いた回路ですが、以前バイポーラーからMOS-FETに変更して実験した際のことで、出力にきれいなパルス出力を期待して設計してみた後、実験してみると早いスイッチング速度では、なんだか波形がなまってしまっています。
Gateview
ゲート電圧をオシロスコープで観測してみてビックリで、とても矩形波で駆動しているとは思えない波形がありました。 今考えてみると、以下そもそもの基本を理解していなかった点をあげられます
1) POWER MOS-FET は小さな FETを多数並列に集積したデバイスであること。よってゲートも並列に繋がっているので、結果としてゲートとソースの間に、電流は流れないが、大きな容量のコンデンサー成分があること。
2) ゲートとソースだけでなく、見逃すのがゲートとドレイン間の容量も結構あること。しかも悪いことにゲートとドレイン間の容量は ON/OFFによって電圧が変化するため、高速スイッチングでは影響が無視できない。
 特に 2) の点は重要です。図の Vgの波形を見て下さい。この回路では P-CH MOS-FETをドライブするのでゲート電圧(Vg)を電源電圧から GNDの方向に電圧を下げると ONするのですが、ゲート電圧がいちど下がってからまた上がっているポイント(左側の矢印)に注目下さい。これはゲート電圧が下がって FETのソース・ドレイン間が ONになったとき、いままで高かったゲート・ドレイン間電圧が下がるのでこの間の容量が増え、またドレインが0Vだったのが Vcc近く上昇した影響でゲート電圧がこの容量でつられて上昇した現象が、このような波形として現れているのです。ドライブ側のインピーダンスが十分低ければ、この影響は少ないですが、ゲート電圧が下がっているのは確かなので、結果としてON抵抗が大きくなっていますので、負荷が重かったりすると出力電圧が下がったりします。
 ONする特性を重視する場合には、R2に並列にコンデンサーと抵抗を直列にしたものを追加します。ON時にはコンデンサーが0Ω相当になりますので、直列した抵抗とR2の並列抵抗でゲートをGND方向にドライブするので、早い立ち上がりが期待できます。コンデンサーの容量はスイッチング速度によって変えますが、あまり大きいとコンデンサー自身のチャージで効果が弱くなります。
 OFF時にも同様にドレインが0Vになる過程で波形が乱れています。
ソフト的には
 ドレインスイッチングには遅れが出たり,なまること前提で早めにONしたりして影響が出ないようにします。RFデバイスによってはOFF時に電圧が下がっていく途中で不安定になり発振したりする場合がありますので、OFF特性が重要な場合は図の回路ではゲートにたまった電荷を消すには R1を小さくする対策が有効です。
参考図書------------------------------------------------------------------



« ハイサイドスイッチのはなし | トップページ | RESET 回路のはなし »

アナログ」カテゴリの記事

コメント

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.cocolog-nifty.com/t/trackback/556493/51506411

この記事へのトラックバック一覧です: PowerMOS-FETのゲート電圧のはなし:

« ハイサイドスイッチのはなし | トップページ | RESET 回路のはなし »