MOS-FETのゲート電荷量について

MOS-FETのゲート電荷量とは
MOS-FETのゲート容量Cissは一般的にデータシートではバイアスを固定したときの値であり、 この値をそのまま入れて駆動回路を計算した場合若干問題が生じてきます。その理由は、Cissの中にはミラー 容量であるゲート・ドレイン容量CGDの存在があり、かつドレイン・ソース間電圧VDSの関数となって いるためです。また、ゲート・ソース容量CGSは、VGSの関数となっているため複雑な要素を含みます。 実際にドライブ回路を設計する上ではかなり面倒な事になります。
　そこでVGS、VDSの関数としてゲート・チャージ電荷量Qgを規定することが重要になってきています。
ハード的には
右の図はRenesasのデーターシートから抜き出したものですが、最近のデーターシートにはゲート電荷量Qgが記載されています。
これによって駆動回路を検討する際は、
　　 f :動作周波数
　Vgs :ゲート・ソース間電圧
　　t :スイッチング時間　のとき

ゲート電荷容量Qgでは
　ドライブ損失 Pd = f・Qg・VGS
　ラッシュ電流　i(rush)=Qg/t

従来のCissでは
　ドライブ損失　Pd =f・Ciss・(V gs)2
　ラッシュ電流　i(rush)= Ciss・Vgs/t

で示されます。
　図でも比較的Qgと遅延時間との相関が良く出ているのが判るかと思われます。

ソフト的には
富士エレクトロニックのアプリケーションノートには容量特性について「スイッチング特性に大きく影響するのは、ゲート・ドレイン容量すなわちミラー容量です。簡略化した等価回路では、ドレイン・ソース電圧がゲート・ソース制御電圧と等しいか小さくなるとミラー容量 は約 10 倍に急激に上昇します。」などと容量だけの評価では動的な特性の評価は難しいことを記載されています。またRenesasのアプリケーションノートにもMOS-FETの使用法が詳しく記載されており、特にゲートドライブの電圧波形が入力容量などの影響で、どうして複雑な波形になるかなどの説明は大変参考になります。