Active Loop Filterのはなし

Active Loop Filter とは
PLLのコントロールループのフィルタで、CRだけのパッシブフィルタでなく、OPアンプを使ってゲインを持たせたり、出力電圧・電流を大きくして性能を上げたフィルタ回路です。
ハード的には

　図はActive Loop Filterの回路例ですが、高速なECLなどを使った位相比較器から出る信号は、比較周波数よりも高い周波数のパルスですので、終端抵抗を直近で繋げ初段のフィルタ回路まで長く引き延ばさない点が重要です。どうしても延長したい場合はフィルタの後（ここでは330PFの点）で延ばすか、終端前のラインをストリップラインにして延長するようにします。
　また、OPアンプの入力はインピーダンスが高くなっていますので、この接続ラインは出来るだけ狭い範囲かつ短くして、外来ノイズから守ります。必要に応じてGNDでガードしたり、出力に繋がるC(0.1uF)の電位でガードしたりします。
　回路図上では表現していませんが、OPアンプの電源は直近に0.1uF程度と10uF程度のケミコン（セラコンでも可）をつけ、電源からは10Ω〜50Ω程度のフィルタ用の抵抗をシリーズに繋げて低域の電源ノイズ混入を防ぎます。
　出力にはVCOの特性によってさらに直列にRを入れC(1000PF程度)でGNDに落として高域のフィルタ回路を追加すると効果的な場合がありますが、あまり大きな時定数にしてもOPアンプでの全体のフィルタ性能が変わってしまうので注意が必要です。
ソフト的には
PLL ICにはチャージポンプの電流値を変更できる機能をもったものもあります。ロック後の位相ノイズ性能を上げたい場合はこの電流を少なくしてみるのも効果的でしょう。
参考図書