« PLL付VCOのはなし | トップページ | AppCADのはなし »

2010年5月24日 (月)

周波数逓倍(ていばい)のはなし

周波数逓倍とは
発振器の周波数を整数倍すること。逆に周波数を整数で分けるのを分周といいます。
ハード的には
通常の水晶発振器などは通常 30MHz 程度、高くても 80MHz程度までです。それ以上の高い周波数を得るには VCOPLL回路を使って構成するか、固定の周波数で良い場合は水晶発振器を逓倍して希望周波数を得ます。特に位相ノイズを小さくしたい場合などは水晶発振器を逓倍する方法が有効です。
Osc_multi
 上に逓倍回路を用いた発振ユニットの回路例を示します。最近では低価格(¥5,000以下)で高安定( ±1ppm)なTCXO/OCXOを三田電波などのメーカーで数個でも希望周波数で製作してもらえます。この発振器の出力を図のように高速ショットキーダイオードなどで歪ませます。比較的低い周波数ではCMOSゲートなどの矩形波出力を直接利用することも出来ます。この出力には多くの高調波成分が含まれていますので、その周波数を選択的に増幅することで必要周波数を得ます。周波数を10倍以上にする時は低域の周波数成分は増幅時には不要ですから、HPFや直列共振回路を LとCで構成して希望周波数成分にある程度絞ってからアンプで増幅します。増幅した信号を後段でBPFを使い希望周波数のみに分離しますが、やはり基本周波数の差でスプリアスとして残ってしまいます。そのため出力には高性能なフィルタが要求されますが、現在ではユニティー電子工業などの多段ヘリカルフィルターが入手できますので、必要に応じて数段使用します。
ソフト的には
この回路の要点は、必ず基本波分の周辺スプリアスが出てしまうので、後段のヘリカルフィルターの近傍の減衰量を計算して必要な基本周波数と逓倍数を決定することです。

*効率よく2倍を生成するには周波数ダブラーのはなし
*効率的な逓倍回路は周波数逓倍回路を考える

|

« PLL付VCOのはなし | トップページ | AppCADのはなし »

RF」カテゴリの記事

コメント

コメントを書く



(ウェブ上には掲載しません)




トラックバック


この記事へのトラックバック一覧です: 周波数逓倍(ていばい)のはなし:

« PLL付VCOのはなし | トップページ | AppCADのはなし »