SDOTECK HOME

  • ご参考になりましたか?
    SDOTECKブログでは、みなさんからのフィードバックをお待ちしています。 説明が解らなかったり、もっと詳しく解説してほしいポイント・テーマがありましたら、お気軽にsudoteck@gmail.com までメールくださるか、記事にコメントして下さい。
  • -

RF PowerAMP なら

  • RF AMP DESIGN

HEX calc pro 1.00

  • HEX calc pro ver1.00
    エンジニア向けの16進と浮動小数点を混在して入力出来る計算機 。 Version 1.00 高機能な 16進電卓や科学計算電卓はありますが、いちいちモードを切り替えなければならず、最大の問題は16進数と小数点値を同時に使用出来ないことです。
    詳しい説明はここ
    iTunes ではここまで

ATT calc

  • ATT calc ver2.00
    iPhone 用 RF アッテネーター計算ソフトです。  RF開発エンジニアに必要な、 dBm - W 換算機能をはじめ、π型やT型の ATTを 設計する上で、必要な dB値から抵抗値を算出する機能と、 E24系列の抵抗値を 使用したときの減衰量(dB)と整合インピーダンス(Ω) が表示されますので、どの 抵抗値の組み合わせがよいか検討できます。  また、正確な値を必要とする場合に2個のE24系列抵抗を並列接続して理想の値を 求める計算機能も持っています。  操作はピッカーホイールを回すだけですので、実験中でも片手で簡単に操作 できます。

FIL Calc

  •  LPF 計算機
    RFエンジニア向けフィルター計算ソフト LPFやHPFの設計をするときに、いちいちパソコンを起動してフィルタを設計、結果をプリントアウトして、実験室に行ってネットワークアナライザで測定・実験、ちょっと修正したい時にまたパソコンの所にもどって、再計算...というのが結構面倒で、手軽にiPhone で計算できるといいいなと思って作りました。

iPhone APP

  • ATT calc ver2.00
    SDOTECK が開発した iPhone APP の紹介です。 NEWS---SWRproリリース

Amazon

  • AMAZON Books

RAKUTEN

  • RAKUTEN

mujic.jp

  • music.jp
    music.jp

サイト内検索には?

  • -------------------------------
    ◆下の検索機能でこのブログのすべての関連項目を検索出来ます。是非使ってみて下さい。
サイト内検索
ココログ最強検索 by 暴想

SCHEMATICS

BOSE

  • BOSE
    クワイアットコンフォート20
無料ブログはココログ

Google

  • Google

« I2Cのはなし | トップページ | TTLのはなし »

2010年3月25日 (木)

PLLのはなし

PLLとは
Phase Lock Loop といってある固定の周波数(実際は水晶を使った発振器)と VCO(voltage controlled oscillator )電圧制御発振器を使って安定な周波数を作り出すしくみ。携帯の電波を送信したり受信したりするのにも使われているし、テレビやラジオなど選局するしくみの中心をなすもの。
ハード的には
Pll
 現在は1つのICにPLL部とVCOも入ってしまっている物も多く存在します。携帯用では送信・受信だけでなく携帯の使用周波数帯 800MHzとか2GHz帯とかを複数使うため、多くの機能をもったIC が作られています。基準発振器は 10MHz程度の水晶発振器を用います。最近の水晶は温度に対して安定な様に作られていますので、携帯のように数GHzでも問題なく使えるようになってきました。この基準発振器をリファレンスデバイダと呼ばれる周波数分周器を使って希望周波数ステップ(間隔)になるように設定します。例えば 基準周波数が10MHzで100KHz ステップにしたい場合は分周は100となります。そしてVCOに設定したい周波数からこのステップ周波数にするのが、もう1つの周波数分周器コントロールデバイダーです。例えばVCO周波数を1,900MHzにしたい場合はこの分周器を100KHzとの分周比 1900(MHz)÷0.1(MHz)=19000 となり、19,000をコントロールデバイダに設定します。
 PLLはこの2つの分周された 100KHz の信号を比較する位相比較器を持っています。この比較器によってVCOに周波数のずれを伝えることにより常に正しい周波数にロックする機能を実現しています。
このVCOにズレを出力する回路にはフィルタリング回路(ループフィルタ)やアンプ回路を用いて高速にしかもロック時には雑音が少なくなるような電圧制御コントロールが必要です。
 またVCOの位相ノイズを低減させるために電源回路にリップルフィルタ回路を追加したり(単なる定電圧回路ではだめです)、外部電流の影響を避けるためにGNDパターンを分離するなどの実装上での工夫も必要です。
ソフト的には
 上記リファレンスデバイダ、コントロールデバイダに加え、位相比較器の極性やロック検出端子の出力方法などを制御するレジスタも用意されています。PLL IC は通常高周波雑音が出ないようにマイコン部分とは離されるので、通常の高速バスでは制御せず、I2Cや3線式のシリアルコントロールで制御されるのが通常です。そのための設定方法ではICによってどのレジスタから設定するかどのタイミングで設定が反映されるか規定されていますので、そのあたりは注意が必要です。
このレジスタには位相比較器の出力電流などを変えてロックした後に位相ノイズ特性を良くするような事も出来ますので、周波数変化スピードを重視するのか、ロック後のノイズ特性を重視するのかでこれらチャージポンプ関連の設定は重要です。(実験時は最大・最速に設定しても良いでしょう)
 通常コントロールするためにレジスタにアクセスしてから、PLLの動作が完了するまで最低数mSはかかりますので、ソフト的には単なる時間待ちでロックを確認するのでなく、設定が終わったらフラグを立てて確認待ち状態にして、メインループ等で時間を待った後にロックを確認し、異常があった場合再度レジスタを設定し直すなどの対応が必要です。また、電源立ち上げ直後の周波数設定をどうするかなど(早く設定しないとVCOがロックが外れた状態でふらふらしてしまい、妨害電波を出す可能性もあります)注意が必要です。


« I2Cのはなし | トップページ | TTLのはなし »

RF」カテゴリの記事

コメント

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.cocolog-nifty.com/t/trackback/556493/47905821

この記事へのトラックバック一覧です: PLLのはなし:

« I2Cのはなし | トップページ | TTLのはなし »